Percobaan 1
1. Jurnal
[Kembali]
2. Alat dan Bahan [Kembali]
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- Jumper
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Counter Asynchronous menggunakan logika output bergulingan (kondisi berubah dari "0" ke "1" dan sebaliknya) secara berurutan atau langkah demi langkah. Hal ini terjadi karena hanya flip-flop terakhir yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambil dari flip-flop sebelumnya. Salah satu contoh penerapan yang mudah dipahami adalah pada flip-flop paling kiri (pertama) yang terhubung langsung dengan clock generator. Agar counter berfungsi dengan normal, input R-S harus dimatikan dengan memberikan sinyal HIGH (yang terbaca sebagai LOW pada IC karena R-S aktif pada sinyal LOW), dan perubahan bit terpicu oleh fall time logic. Untuk setiap IC berikutnya, fall time logic akan tergantung pada keluaran Q IC sebelumnya. Counter ini memiliki sifat penambahan (UP), tetapi jika ingin mengubah arah perhitungannya, output Q' dari IC dapat digunakan sehingga proses perhitungan menjadi pengurangan (Counter Down).
Tabel Kebenaran 74LS112
5. Video Rangkaian
Dikarenakan ukuran video terlalu besar, video percobaan tidak dapat ditampilkan. Jika ingin melihat, silahkan download di link di akhir laporan.
6. Analisa [Kembali]
PERCOBAAN 1
1. Apa perbedaan Dari IC 74ls90 dengan 7493? Jelaskan berdasarkan pin out dan kegunaan setiap pin out nya
2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga? Kenapa flip flop terakhir disebut MSB?
1. Apa perbedaan Dari IC 74ls90 dengan 7493? Jelaskan berdasarkan pin out dan kegunaan setiap pin out nya
2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga? Kenapa flip flop terakhir disebut MSB?
7. Link Download [Kembali]
a. HTML
b. Rangkaian
c. Video
Tidak ada komentar:
Posting Komentar