Buatlah
rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan
ketentuan input B0=0, B1=1, B2=don’t
care, B3=don’t care, B4=0, B5=don’t care, B6=clock
2. Gambar Rangkaian Simulasi [Kembali]
3. Video Simulasi [Kembali]
Pada percobaan 1 dibuat rangkaian JK flipflop dan D flipflop dengan kondisi input sebagai berikut B0=0, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=clock. Dimana output yang dihasilkan pada kedua flipflop adalah 0 pada kaki Q dan 1 pada kaki Q'.
Output ini didapatkan karena input pada kaki reset yang mana berkondisi active low kedua flipflop bernilai 0. Sehingga kaki R akan aktif dan memaksa output pada kedua flipflop 0 pada kaki Q dan 1 pada kaki Q'.
Output ini didapatkan karena input pada kaki reset yang mana berkondisi active low kedua flipflop bernilai 0. Sehingga kaki R akan aktif dan memaksa output pada kedua flipflop 0 pada kaki Q dan 1 pada kaki Q'.
5. Link Download [Kembali]
a. HTML
b. Rangkaian
c. Video
Tidak ada komentar:
Posting Komentar